A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores

Jorge Luiz e Silva Joelmir José Lopes

WSEAS Transactions on Computers Wisconsin : WSEAS v. 5, n. 9, p. 429-444, 2010

Acesso online. A biblioteca também possui exemplares impressos.

Título:
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores
Autor: Jorge Luiz e Silva
Joelmir José Lopes
Assuntos: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
É parte de: WSEAS Transactions on Computers Wisconsin : WSEAS v. 5, n. 9, p. 429-444, 2010
Notas: Disponível em: . Acesso em 02 ago. 2010
Editor: Wisconsin
Data de criação/publicação: 2010
Formato: p. 429-444.
Idioma: Inglês

Links

Voltar para lista de resultados