skip to main content
Idioma:
Refinado por: Nome da Publicação: Computer Arithmetic: Volume Iii remover Nome da Publicação: Ieee Transactions On Very Large Scale Integration remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Systematic IEEE rounding method for high-speed floating-point multipliers
Systematic IEEE rounding method for high-speed floating-point multipliers
Material Type:
Artigo 		Adicionar ao Meu Espaço

Systematic IEEE rounding method for high-speed floating-point multipliers

Quach, N.T. ; Takagi, N. ; Flynn, M.J.

IEEE transactions on very large scale integration (VLSI) systems, 2004-05, Vol.12 (5), p.511-521 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

Citações Citado por
2
Prenormalization rounding in IEEE floating-point operations using a flagged prefix adder
Prenormalization rounding in IEEE floating-point operations using a flagged prefix adder
Material Type:
Artigo 		Adicionar ao Meu Espaço

Prenormalization rounding in IEEE floating-point operations using a flagged prefix adder

Burgess, N.

IEEE transactions on very large scale integration (VLSI) systems, 2005-02, Vol.13 (2), p.266-277 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

Citações Citado por

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Refinar Meus Resultados

Data de Publicação 

De até
Refinar

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.