skip to main content
Idioma:
Refinado por: autor: Lopes, J remover idioma: Inglês remover WSEAS Transactions on Computers remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores
Material Type:
Artigo 		Adicionar ao Meu Espaço

A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores

Jorge Luiz e Silva Joelmir José Lopes

WSEAS Transactions on Computers Wisconsin : WSEAS v. 5, n. 9, p. 429-444, 2010

Wisconsin 2010

Acesso online. A biblioteca também possui exemplares impressos.

2
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores
Material Type:
Artigo 		Adicionar ao Meu Espaço

A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores

Jorge Luiz e Silva Joelmir José Lopes

WSEAS Transactions on Computers Wisconsin : WSEAS v. 5, n. 9, p. 429-444, 2010

Wisconsin 2010

Acesso online. A biblioteca também possui exemplares impressos.

Personalize Seus Resultados

  1. Editar

Refine Search Results

Novas Pesquisas Sugeridas

Ignorar minha busca e procurar por tudo

Deste Autor:

  1. Silva, J
  2. Lopes, J

Neste Assunto:

  1. Computação Evolutiva
  2. Robótica
  3. Sistemas Embutidos

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.