skip to main content
Idioma:
Resultados 1 2 3 4 5 next page
Refinado por: Nome da Publicação: Ieee Transactions On Computer-Aided Design Of Integrated Circuits And Systems remover data de publicação: 1990Até1997 remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
VLSI module placement based on rectangle-packing by the sequence-pair
VLSI module placement based on rectangle-packing by the sequence-pair
Material Type:
Artigo 		Adicionar ao Meu Espaço

VLSI module placement based on rectangle-packing by the sequence-pair

Murata, H. ; Fujiyoshi, K. ; Nakatake, S. ; Kajitani, Y.

IEEE transactions on computer-aided design of integrated circuits and systems, 1996-12, Vol.15 (12), p.1518-1524 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
2
A precorrected-FFT method for electrostatic analysis of complicated 3-D structures
A precorrected-FFT method for electrostatic analysis of complicated 3-D structures
Material Type:
Artigo 		Adicionar ao Meu Espaço

A precorrected-FFT method for electrostatic analysis of complicated 3-D structures

Phillips, J.R. ; White, J.K.

IEEE transactions on computer-aided design of integrated circuits and systems, 1997-10, Vol.16 (10), p.1059-1072 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
3
Efficient linear circuit analysis by Pade approximation via the Lanczos process
Efficient linear circuit analysis by Pade approximation via the Lanczos process
Material Type:
Artigo 		Adicionar ao Meu Espaço

Efficient linear circuit analysis by Pade approximation via the Lanczos process

Feldmann, P. ; Freund, R.W.

IEEE transactions on computer-aided design of integrated circuits and systems, 1995-05, Vol.14 (5), p.639-649 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
4
An analytical delay model for RLC interconnects
An analytical delay model for RLC interconnects
Material Type:
Artigo 		Adicionar ao Meu Espaço

An analytical delay model for RLC interconnects

Kahng, A.B. ; Muddu, S.

IEEE transactions on computer-aided design of integrated circuits and systems, 1997-12, Vol.16 (12), p.1507-1514 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
5
SIMON-A simulator for single-electron tunnel devices and circuits
SIMON-A simulator for single-electron tunnel devices and circuits
Material Type:
Artigo 		Adicionar ao Meu Espaço

SIMON-A simulator for single-electron tunnel devices and circuits

Wasshuber, C. ; Kosina, H. ; Selberherr, S.

IEEE transactions on computer-aided design of integrated circuits and systems, 1997-09, Vol.16 (9), p.937-944 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
6
Synthesis of high-performance analog circuits in ASTRX/OBLX
Synthesis of high-performance analog circuits in ASTRX/OBLX
Material Type:
Artigo 		Adicionar ao Meu Espaço

Synthesis of high-performance analog circuits in ASTRX/OBLX

Ochotta, E.S. ; Rutenbar, R.A. ; Carley, L.R.

IEEE transactions on computer-aided design of integrated circuits and systems, 1996-03, Vol.15 (3), p.273-294 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
7
New spectral methods for ratio cut partitioning and clustering
New spectral methods for ratio cut partitioning and clustering
Material Type:
Artigo 		Adicionar ao Meu Espaço

New spectral methods for ratio cut partitioning and clustering

Hagen, L. ; Kahng, A.B.

IEEE transactions on computer-aided design of integrated circuits and systems, 1992-09, Vol.11 (9), p.1074-1085 [Periódico revisado por pares]

NEW YORK: IEEE

Texto completo disponível

Citações Citado por
8
Crosstalk reduction for VLSI
Crosstalk reduction for VLSI
Material Type:
Artigo 		Adicionar ao Meu Espaço

Crosstalk reduction for VLSI

Vittal, A. ; Marek-Sadowska, M.

IEEE transactions on computer-aided design of integrated circuits and systems, 1997-03, Vol.16 (3), p.290-298 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
9
Symbolic model checking for sequential circuit verification
Symbolic model checking for sequential circuit verification
Material Type:
Artigo 		Adicionar ao Meu Espaço

Symbolic model checking for sequential circuit verification

Burch, J.R. ; Clarke, E.M. ; Long, D.E. ; McMillan, K.L. ; Dill, D.L.

IEEE transactions on computer-aided design of integrated circuits and systems, 1994-04, Vol.13 (4), p.401-424 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
10
FlowMap: an optimal technology mapping algorithm for delay optimization in lookup-table based FPGA designs
FlowMap: an optimal technology mapping algorithm for delay optimization in lookup-table based FPGA designs
Material Type:
Artigo 		Adicionar ao Meu Espaço

FlowMap: an optimal technology mapping algorithm for delay optimization in lookup-table based FPGA designs

Cong, J. ; Yuzheng Ding

IEEE transactions on computer-aided design of integrated circuits and systems, 1994-01, Vol.13 (1), p.1-12 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
Resultados 1 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.