skip to main content
previous page 1 Resultados 2 3 4 5 next page
Mostrar Somente
Refinado por: assunto: Applied Sciences remover assunto: Electronics remover
Result Number Material Type Add to My Shelf Action Record Details and Options
11
Energy-Efficient High-Throughput Montgomery Modular Multipliers for RSA Cryptosystems
Material Type:
Artigo
Adicionar ao Meu Espaço

Energy-Efficient High-Throughput Montgomery Modular Multipliers for RSA Cryptosystems

KUANG, Shiann-Rong ; WANG, Jiun-Ping ; CHANG, Kai-Cheng ; HSU, Huan-Wei

IEEE transactions on very large scale integration (VLSI) systems, 2013-11, Vol.21 (11), p.1999-2009 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

12
High-throughput LDPC decoders
Material Type:
Artigo
Adicionar ao Meu Espaço

High-throughput LDPC decoders

Mansour, M.M. ; Shanbhag, N.R.

IEEE transactions on very large scale integration (VLSI) systems, 2003-12, Vol.11 (6), p.976-996 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

13
Reduced-Complexity Decoder Architecture for Non-Binary LDPC Codes
Material Type:
Artigo
Adicionar ao Meu Espaço

Reduced-Complexity Decoder Architecture for Non-Binary LDPC Codes

Zhang, Xinmiao ; Cai, Fang

IEEE transactions on very large scale integration (VLSI) systems, 2011-07, Vol.19 (7), p.1229-1238 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

14
Security as a new dimension in embedded system design
Material Type:
Ata de Congresso
Adicionar ao Meu Espaço

Security as a new dimension in embedded system design

Ravi, Srivaths ; Kocher, Paul ; Lee, Ruby ; McGraw, Gary ; Raghunathan, Anand

Annual ACM IEEE Design Automation Conference: Proceedings of the 41st annual conference on Design automation, 2004, p.753-760

Piscataway NJ: ACM

Texto completo disponível

15
Overview of the architecture, circuit design, and physical implementation of a first-generation cell processor
Material Type:
Artigo
Adicionar ao Meu Espaço

Overview of the architecture, circuit design, and physical implementation of a first-generation cell processor

Pham, D.C. ; Aipperspach, T. ; Boerstler, D. ; Bolliger, M. ; Chaudhry, R. ; Cox, D. ; Harvey, P. ; Harvey, P.M. ; Hofstee, H.P. ; Johns, C. ; Kahle, J. ; Kameyama, A. ; Keaty, J. ; Masubuchi, Y. ; Pham, M. ; Pille, J. ; Posluszny, S. ; Riley, M. ; Stasiak, D.L. ; Suzuoki, M. ; Takahashi, O. ; Warnock, J. ; Weitzel, S. ; Wendel, D. ; Yazawa, K.

IEEE journal of solid-state circuits, 2006-01, Vol.41 (1), p.179-196 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

16
Dynamic Bit-Width Adaptation in DCT: An Approach to Trade Off Image Quality and Computation Energy
Material Type:
Artigo
Adicionar ao Meu Espaço

Dynamic Bit-Width Adaptation in DCT: An Approach to Trade Off Image Quality and Computation Energy

Jongsun Park ; Jung Hwan Choi ; Roy, Kaushik

IEEE transactions on very large scale integration (VLSI) systems, 2010-05, Vol.18 (5), p.787-793 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

17
"It's a small world after all": NoC performance optimization via long-range link insertion
Material Type:
Artigo
Adicionar ao Meu Espaço

"It's a small world after all": NoC performance optimization via long-range link insertion

Ogras, U.Y. ; Marculescu, R.

IEEE transactions on very large scale integration (VLSI) systems, 2006-07, Vol.14 (7), p.693-706 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

18
A Novel Technique for Improving Hardware Trojan Detection and Reducing Trojan Activation Time
Material Type:
Artigo
Adicionar ao Meu Espaço

A Novel Technique for Improving Hardware Trojan Detection and Reducing Trojan Activation Time

Salmani, H. ; Tehranipoor, M. ; Plusquellic, J.

IEEE transactions on very large scale integration (VLSI) systems, 2012-01, Vol.20 (1), p.112-125 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

19
A Low-Power FPGA Based on Autonomous Fine-Grain Power Gating
Material Type:
Artigo
Adicionar ao Meu Espaço

A Low-Power FPGA Based on Autonomous Fine-Grain Power Gating

Ishihara, S. ; Hariyama, M. ; Kameyama, M.

IEEE transactions on very large scale integration (VLSI) systems, 2011-08, Vol.19 (8), p.1394-1406 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

20
ORION 2.0: A Power-Area Simulator for Interconnection Networks
Material Type:
Artigo
Adicionar ao Meu Espaço

ORION 2.0: A Power-Area Simulator for Interconnection Networks

Kahng, A. B. ; Bin Li ; Li-Shiuan Peh ; Samadi, K.

IEEE transactions on very large scale integration (VLSI) systems, 2012-01, Vol.20 (1), p.191-196 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

previous page 1 Resultados 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Recursos Online (13.649)
  2. Revistas revisadas por pares (9.358)

Refinar Meus Resultados

Tipo de Recurso 

  1. Artigos  (9.840)
  2. Anais de Congresso  (4.713)
  3. Book Chapters  (399)
  4. magazinearticle  (77)
  5. Livros  (3)
  6. Mais opções open sub menu

Data de Publicação 

De até
  1. Antes de1987  (716)
  2. 1987Até1994  (2.351)
  3. 1995Até2002  (4.386)
  4. 2003Até2011  (6.375)
  5. Após 2011  (1.233)
  6. Mais opções open sub menu

Idioma 

  1. Japonês  (1.524)
  2. Francês  (1)
  3. Mais opções open sub menu

Buscando em bases de dados remotas. Favor aguardar.