skip to main content
Idioma:
Resultados 1 2 3 4 5 next page
Mostrar Somente
Refinado por: assunto: Algorithm Design And Analysis remover assunto: Hardware remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Unification of scheduling, binding, and retiming to reduce power consumption under timings and resources constraints
Unification of scheduling, binding, and retiming to reduce power consumption under timings and resources constraints
Material Type:
Artigo 		Adicionar ao Meu Espaço

Unification of scheduling, binding, and retiming to reduce power consumption under timings and resources constraints

Chabini, N. ; Wolf, W.

IEEE transactions on very large scale integration (VLSI) systems, 2005-10, Vol.13 (10), p.1113-1126 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

Citações Citado por
2
Partitioning and pipelining for performance-constrained hardware/software systems
Partitioning and pipelining for performance-constrained hardware/software systems
Material Type:
Artigo 		Adicionar ao Meu Espaço

Partitioning and pipelining for performance-constrained hardware/software systems

Bakshi, S. ; Gajski, D.D.

IEEE transactions on very large scale integration (VLSI) systems, 1999-12, Vol.7 (4), p.419-432 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

Citações Citado por
3
Efficient timing closure without timing driven placement and routing
Efficient timing closure without timing driven placement and routing
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Efficient timing closure without timing driven placement and routing

Vujkovic, Miodrag ; Wadkins, David ; Swartz, Bill ; Sechen, Carl

Annual ACM IEEE Design Automation Conference: Proceedings of the 41st annual conference on Design automation; 07-11 June 2004, 2004, p.268-273

New York, NY, USA: ACM

Texto completo disponível

Citações Citado por
4
An efficient 2-D DCT/IDCT core design using cyclic convolution and adder-based realization
An efficient 2-D DCT/IDCT core design using cyclic convolution and adder-based realization
Material Type:
Artigo 		Adicionar ao Meu Espaço

An efficient 2-D DCT/IDCT core design using cyclic convolution and adder-based realization

GUO, Jiun-In ; JU, Rei-Chin ; CHEN, Jia-Wei

IEEE transactions on circuits and systems for video technology, 2004-04, Vol.14 (4), p.416-428 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
5
Design of digital general-purpose PSO processor
Design of digital general-purpose PSO processor
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Design of digital general-purpose PSO processor

Malekara, Asal ; Khalilzadegan, Amin ; Khoei, Abdollah

2016 24th Iranian Conference on Electrical Engineering (ICEE), 2016, p.1377-1382

IEEE

Sem texto completo

Citações Citado por
6
Hardware architecture design and mapping of 'Fast Inverse Square Root' algorithm
Hardware architecture design and mapping of 'Fast Inverse Square Root' algorithm
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Hardware architecture design and mapping of 'Fast Inverse Square Root' algorithm

Zafar, Saad ; Adapa, Raviteja

2014 International Conference on Advances in Electrical Engineering (ICAEE), 2014, p.1-4

IEEE

Sem texto completo

Citações Citado por
7
Hardware Design of a 256-Bit Prime Field Multiplier Suitable for Computing Bilinear Pairings
Hardware Design of a 256-Bit Prime Field Multiplier Suitable for Computing Bilinear Pairings
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Hardware Design of a 256-Bit Prime Field Multiplier Suitable for Computing Bilinear Pairings

Chavez Corona, Cuautemoc ; Moreno, E. F. ; Henriquez, F. R.

2011 International Conference on Reconfigurable Computing and FPGAs, 2011, p.229-234

IEEE

Texto completo disponível

Citações Citado por
8
DNA tiling for digital evolvable hardware
DNA tiling for digital evolvable hardware
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

DNA tiling for digital evolvable hardware

Haddow, Pauline C. ; Gautam, Vinay Kumar

2013 IEEE International Conference on Evolvable Systems (ICES), 2013, p.104-111

IEEE

Texto completo disponível

Citações Citado por
9
Hardware efficient digital filter design by multimode mean field annealing
Hardware efficient digital filter design by multimode mean field annealing
Material Type:
Artigo 		Adicionar ao Meu Espaço

Hardware efficient digital filter design by multimode mean field annealing

Persson, P. ; Nordebo, S. ; Claesson, I.

IEEE signal processing letters, 2001-07, Vol.8 (7), p.193-195 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
10
Integrated software-hardware design for ultra-low power infrastructure monitoring
Integrated software-hardware design for ultra-low power infrastructure monitoring
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Integrated software-hardware design for ultra-low power infrastructure monitoring

Wu, Jingxian ; Smith, Scott C.

2009 12th International IEEE Conference on Intelligent Transportation Systems, 2009, p.1-8

IEEE

Texto completo disponível

Citações Citado por
Resultados 1 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Recursos Online (729)
  2. Revistas revisadas por pares (173)

Refinar Meus Resultados

Tipo de Recurso 

  1. Anais de Congresso  (619)
  2. Artigos  (202)
  3. magazinearticle  (9)
  4. Resenhas  (2)
  5. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de1981  (17)
  2. 1981Até1989  (50)
  3. 1990Até1998  (161)
  4. 1999Até2008  (338)
  5. Após 2008  (278)
  6. Mais opções open sub menu

Idioma 

  1. Japonês  (41)
  2. Turco  (2)
  3. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.