skip to main content
Idioma:
Mostrar Somente
Refinado por: assunto: Integrated Circuits remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Iterative-based minimization of unary 4-valued functions for current-mode CMOS realization
Iterative-based minimization of unary 4-valued functions for current-mode CMOS realization
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Iterative-based minimization of unary 4-valued functions for current-mode CMOS realization

Abd-El-Barr, M. ; Al-Awami, L.

Proceedings. 34th International Symposium on Multiple-Valued Logic, 2004, p.315-320

Los Alamitos CA: IEEE

Texto completo disponível

Citações Citado por
2
Fitted Elmore delay: a simple and accurate interconnect delay model
Fitted Elmore delay: a simple and accurate interconnect delay model
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Fitted Elmore delay: a simple and accurate interconnect delay model

Abou-Seido, A.I. ; Nowak, B. ; Chu, C.

Proceedings, IEEE International Conference on Computer Design, 2002, p.422-427

Piscataway NJ: IEEE

Texto completo disponível

Citações Citado por
3
On the optimisation of Reed-Muller expressions
On the optimisation of Reed-Muller expressions
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

On the optimisation of Reed-Muller expressions

Adams, K.J. ; McGregor, J.

Proceedings. 34th International Symposium on Multiple-Valued Logic, 2004, p.168-176

Los Alamitos CA: IEEE

Texto completo disponível

Citações Citado por
4
Speculative trace scheduling in VLIW processors
Speculative trace scheduling in VLIW processors
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Speculative trace scheduling in VLIW processors

Agarwal, M. ; Nandy, S.K.

Proceedings, IEEE International Conference on Computer Design, 2002, p.408-413

Piscataway NJ: IEEE

Texto completo disponível

Citações Citado por
5
Defining wakeup width for efficient dynamic scheduling
Defining wakeup width for efficient dynamic scheduling
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Defining wakeup width for efficient dynamic scheduling

Aggarwal, A. ; Franklin, M. ; Ergin, O.

IEEE International Conference on Computer Design: VLSI in Computers and Processors, 2004. ICCD 2004. Proceedings, 2004, p.36-41

Los Alamitos CA: IEEE

Texto completo disponível

Citações Citado por
6
Uniform description of calculi for all t-norm logics
Uniform description of calculi for all t-norm logics
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Uniform description of calculi for all t-norm logics

Aguzzoli, S.

Proceedings. 34th International Symposium on Multiple-Valued Logic, 2004, p.38-43

Los Alamitos CA: IEEE

Texto completo disponível

Citações Citado por
7
Evaluating the Imagine Stream Architecture
Evaluating the Imagine Stream Architecture
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Evaluating the Imagine Stream Architecture

Ahn, Jung Ho ; Dally, William J. ; Khailany, Brucek ; Kapasi, Ujval J. ; Das, Abhishek

International Symposium on Computer Architecture: Proceedings of the 31st annual international symposium on Computer architecture : Munchen, Germany; 19-23 June 2004, 2004, p.14-14

Washington, DC, USA: IEEE Computer Society

Texto completo disponível

Citações Citado por
8
Feature extraction based built-in alternate test of RF components using a noise reference
Feature extraction based built-in alternate test of RF components using a noise reference
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Feature extraction based built-in alternate test of RF components using a noise reference

Akbay, S.S. ; Chatterjee, A.

22nd IEEE VLSI Test Symposium, 2004. Proceedings, 2004, p.273-278

Piscataway NJ: IEEE

Texto completo disponível

Citações Citado por
9
Adaptive Cache Compression for High-Performance Processors
Adaptive Cache Compression for High-Performance Processors
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Adaptive Cache Compression for High-Performance Processors

Alameldeen, Alaa R. ; Wood, David A.

International Symposium on Computer Architecture: Proceedings of the 31st annual international symposium on Computer architecture : Munchen, Germany; 19-23 June 2004, 2004, p.212-212

Washington, DC, USA: IEEE Computer Society

Texto completo disponível

Citações Citado por
10
An FPGA implementation for a high throughput adaptive filter using distributed arithmetic
An FPGA implementation for a high throughput adaptive filter using distributed arithmetic
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

An FPGA implementation for a high throughput adaptive filter using distributed arithmetic

Allred, D.J. ; Huang, W. ; Krishnan, V. ; Yoo, H. ; Anderson, D.V.

12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, 2004, p.324-325

Los Alamitos CA: IEEE

Texto completo disponível

Citações Citado por

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Recursos Online (501)
  2. Disponível na Biblioteca (12)

Refinar Meus Resultados

Tipo de Recurso 

  1. Anais de Congresso  (501)
  2. Livros  (12)
  3. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de1991  (2)
  2. 1991Até1992  (3)
  3. 1993Até1994  (2)
  4. 1995Até2001  (5)
  5. Após 2001  (502)
  6. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.