skip to main content
Idioma:
previous page 1 Resultados 2 3 4 5 next page
Mostrar Somente
Refinado por: Base de dados/Biblioteca: IEEE Electronic Library (IEL) Journals remover
Result Number Material Type Add to My Shelf Action Record Details and Options
11
A 0.016 mV/mA Cross-Regulation 5-Output SIMO DC-DC Buck Converter Using Output-Voltage-Aware Charge Control Scheme
A 0.016 mV/mA Cross-Regulation 5-Output SIMO DC-DC Buck Converter Using Output-Voltage-Aware Charge Control Scheme
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.016 mV/mA Cross-Regulation 5-Output SIMO DC-DC Buck Converter Using Output-Voltage-Aware Charge Control Scheme

Ngoc-Son Pham ; Taegeun Yoo ; Kim, Tony Tae-Hyoung ; Chan-Gun Lee ; Kwang-Hyun Baek

IEEE transactions on power electronics, 2018-11, Vol.33 (11), p.9619-9630 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
12
A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based Sensor Readout Circuit in a Hybrid PLL- \Delta\Sigma M Structure
A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based Sensor Readout Circuit in a Hybrid PLL- \Delta\Sigma M Structure
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based Sensor Readout Circuit in a Hybrid PLL- \Delta\Sigma M Structure

Zhao, Wenda ; Li, Shaolan ; Xu, Biying ; Yang, Xiangxing ; Tang, Xiyuan ; Shen, Linxiao ; Lu, Nanshu ; Pan, David Z. ; Sun, Nan

IEEE journal of solid-state circuits, 2020-03, Vol.55 (3), p.666-679 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
13
A 0.065-mm2 19.8-mW Single-Channel Calibration-Free 12-b 600-MS/s ADC in 28-nm UTBB FD-SOI Using FBB
A 0.065-mm2 19.8-mW Single-Channel Calibration-Free 12-b 600-MS/s ADC in 28-nm UTBB FD-SOI Using FBB
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.065-mm2 19.8-mW Single-Channel Calibration-Free 12-b 600-MS/s ADC in 28-nm UTBB FD-SOI Using FBB

Kumar, Ashish ; Debnath, Chandrajit ; Singh, Pratap Narayan ; Bhatia, Vivek ; Chaudhary, Shivani ; Jain, Vigyan ; Le Tual, Stephane ; Malik, Rakesh

IEEE journal of solid-state circuits, 2017-07, Vol.52 (7), p.1927-1939 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
14
A 0.07 mm ^2 Asynchronous Logic CMOS Pulsed Receiver Based on Radio Events Self-Synchronization
A 0.07 mm ^2 Asynchronous Logic CMOS Pulsed Receiver Based on Radio Events Self-Synchronization
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.07 mm ^2 Asynchronous Logic CMOS Pulsed Receiver Based on Radio Events Self-Synchronization

Crepaldi, Marco ; Macis, Silvia ; Ros, Paolo Motto ; Demarchi, Danilo

IEEE transactions on circuits and systems. I, Regular papers, 2014-03, Vol.61 (3), p.750-763 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
15
A 0.07 mm[Formula Omitted] Asynchronous Logic CMOS Pulsed Receiver Based on Radio Events Self-Synchronization
A 0.07 mm[Formula Omitted] Asynchronous Logic CMOS Pulsed Receiver Based on Radio Events Self-Synchronization
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.07 mm[Formula Omitted] Asynchronous Logic CMOS Pulsed Receiver Based on Radio Events Self-Synchronization

Crepaldi, Marco ; Macis, Silvia ; Ros, Paolo Motto ; Demarchi, Danilo

IEEE transactions on circuits and systems. I, Regular papers, 2014-03, Vol.61 (3), p.750 [Periódico revisado por pares]

New York: The Institute of Electrical and Electronics Engineers, Inc. (IEEE)

Texto completo disponível

Citações Citado por
16
A 0.1-2-GHz Quadrature Correction Loop for Digital Multiphase Clock Generation Circuits in 130-nm CMOS
A 0.1-2-GHz Quadrature Correction Loop for Digital Multiphase Clock Generation Circuits in 130-nm CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.1-2-GHz Quadrature Correction Loop for Digital Multiphase Clock Generation Circuits in 130-nm CMOS

Raja, Immanuel ; Khatri, Vishal ; Zahir, Zaira ; Banerjee, Gaurab

IEEE transactions on very large scale integration (VLSI) systems, 2017-03, Vol.25 (3), p.1044-1053 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
17
A 0.1-3.5-GHz Duty-Cycle Measurement and Correction Technique in 130-nm CMOS
A 0.1-3.5-GHz Duty-Cycle Measurement and Correction Technique in 130-nm CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.1-3.5-GHz Duty-Cycle Measurement and Correction Technique in 130-nm CMOS

Raja, Immanuel ; Banerjee, Gaurab ; Zeidan, Mohamad A. ; Abraham, Jacob A.

IEEE transactions on very large scale integration (VLSI) systems, 2016-05, Vol.24 (5), p.1975-1983 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
18
A 0.1-6.0-GHz Dual-Path SDR Transmitter Supporting Intraband Carrier Aggregation in 65-nm CMOS
A 0.1-6.0-GHz Dual-Path SDR Transmitter Supporting Intraband Carrier Aggregation in 65-nm CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.1-6.0-GHz Dual-Path SDR Transmitter Supporting Intraband Carrier Aggregation in 65-nm CMOS

Yin, Yun ; Chi, Baoyong ; Sun, Zhigang ; Zhang, Xinwang ; Wang, Zhihua

IEEE transactions on very large scale integration (VLSI) systems, 2015-05, Vol.23 (5), p.944-957 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
19
A 0.1-9-GHz Frequency Synthesizer for Avionic SDR Applications in 0.13-μm CMOS Technology
A 0.1-9-GHz Frequency Synthesizer for Avionic SDR Applications in 0.13-μm CMOS Technology
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.1-9-GHz Frequency Synthesizer for Avionic SDR Applications in 0.13-μm CMOS Technology

Alaoui, Zakaria I. El ; Ajib, Wessam ; Nabki, Frederic ; Gagnon, Francois

IEEE transactions on very large scale integration (VLSI) systems, 2021-12, Vol.29 (12), p.2119-2129 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
20
A 0.1-pJ/b and ACF <0.04 Multiple-Valued PUF for Chip Identification Using Bit-Line Sharing Strategy in 65-nm CMOS
A 0.1-pJ/b and ACF <0.04 Multiple-Valued PUF for Chip Identification Using Bit-Line Sharing Strategy in 65-nm CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.1-pJ/b and ACF <0.04 Multiple-Valued PUF for Chip Identification Using Bit-Line Sharing Strategy in 65-nm CMOS

Zhang, Yuejun ; Pan, Zhao ; Wang, Pengjun ; Ding, Dailu ; Yu, Qiaoyan

IEEE transactions on very large scale integration (VLSI) systems, 2019-05, Vol.27 (5), p.1043-1052 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
previous page 1 Resultados 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Revistas revisadas por pares (79.168)

Refinar Meus Resultados

Tipo de Recurso 

  1. Artigos  (93.968)
  2. magazinearticle  (5.608)
  3. Resenhas  (189)
  4. Anais de Congresso  (170)
  5. Recursos Textuais  (7)
  6. Newsletter Articles  (1)
  7. Book Chapters  (1)
  8. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de1966  (149)
  2. 1966Até1979  (3.420)
  3. 1980Até1993  (8.835)
  4. 1994Até2008  (23.129)
  5. Após 2008  (64.432)
  6. Mais opções open sub menu

Idioma 

  1. Inglês  (99.942)
  2. Japonês  (9.608)
  3. Português  (114)
  4. Espanhol  (87)
  5. Francês  (41)
  6. Chinês  (12)
  7. Norueguês  (9)
  8. Coreano  (2)
  9. Russo  (1)
  10. Dinamarquês  (1)
  11. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.