skip to main content
Idioma:
Devido a um problema temporário, o resultado pode estar incompleto.
previous page 1 Resultados 2 3 4 5 next page
Mostrar Somente
Result Number Material Type Add to My Shelf Action Record Details and Options
11
A 0.004% resolution & SAT<1.8 μson-chip adaptive anti-aging system using cuckoo intelligence-based algorithm in 65 nm CMOS
A 0.004% resolution & SAT<1.8 μson-chip adaptive anti-aging system using cuckoo intelligence-based algorithm in 65 nm CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.004% resolution & SAT<1.8 μson-chip adaptive anti-aging system using cuckoo intelligence-based algorithm in 65 nm CMOS

Zhang, Yuejun ; Zhang, Haiming ; Wang, Pengjun ; Wu, Qiufeng ; Li, Gang

Integration (Amsterdam), 2021-05, Vol.78, p.135-143 [Periódico revisado por pares]

Amsterdam: Elsevier B.V

Texto completo disponível

Citações Citado por
12
A 0.0043-mm2 0.085-&#956;W/MHz Relaxation Oscillator Using Charge-Prestored Asymmetric Swings R- RC Network
A 0.0043-mm2 0.085-&#956;W/MHz Relaxation Oscillator Using Charge-Prestored Asymmetric Swings R- RC Network
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.0043-mm2 0.085-μW/MHz Relaxation Oscillator Using Charge-Prestored Asymmetric Swings R- RC Network

Wei, Yuchen ; Yang, Shiheng ; Liu, Yueduo ; Bao, Rongxin ; Zhu, Zihao ; Lin, Jiahui ; Zhang, Zehao ; Chen, Yong ; Yin, Jun ; Mak, Pui-In ; Li, Qiang

IEEE transactions on very large scale integration (VLSI) systems, 2023-08, Vol.31 (8), p.1248 [Periódico revisado por pares]

New York: The Institute of Electrical and Electronics Engineers, Inc. (IEEE)

Texto completo disponível

Citações Citado por
13
A 0.008&#8208;mm2, 35&#8208;&#956;W, 8.87&#8208;ps&#8208;resolution CMOS time&#8208;to&#8208;digital converter using dual&#8208;slope architecture
A 0.008&#8208;mm2, 35&#8208;&#956;W, 8.87&#8208;ps&#8208;resolution CMOS time&#8208;to&#8208;digital converter using dual&#8208;slope architecture
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.008‐mm2, 35‐μW, 8.87‐ps‐resolution CMOS time‐to‐digital converter using dual‐slope architecture

Kim, Yeomyung ; Shon, Doohyun ; Kim, Tae Wook

International journal of circuit theory and applications, 2017-04, Vol.45 (4), p.466-482 [Periódico revisado por pares]

Texto completo disponível

Citações Citado por
14
A 0.009 mm2 Wide-Tuning Range Automatically Placed-and-Routed ADPLL in 14-nm FinFET CMOS
A 0.009 mm2 Wide-Tuning Range Automatically Placed-and-Routed ADPLL in 14-nm FinFET CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.009 mm2 Wide-Tuning Range Automatically Placed-and-Routed ADPLL in 14-nm FinFET CMOS

Moore, David M. ; Xanthopoulos, Thucydides ; Meninger, Scott ; Wentzloff, David D.

IEEE solid-state circuits letters, 2018-03, Vol.1 (3), p.74-77 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
15
A 0.013 }^, 5 \mu\hbox , DC-Coupled Neural Signal Acquisition IC With 0.5 V Supply
A 0.013 }^, 5 \mu\hbox , DC-Coupled Neural Signal Acquisition IC With 0.5 V Supply
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.013 }^, 5 \mu\hbox , DC-Coupled Neural Signal Acquisition IC With 0.5 V Supply

Muller, R. ; Gambini, S. ; Rabaey, J. M.

IEEE journal of solid-state circuits, 2012-01, Vol.47 (1), p.232-243 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
16
A 0.013-mm2 0.53-mW/Gb/s 32-Gb/s Hybrid Analog Equalizer Under 21-dB Channel Loss in 65-nm CMOS
A 0.013-mm2 0.53-mW/Gb/s 32-Gb/s Hybrid Analog Equalizer Under 21-dB Channel Loss in 65-nm CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.013-mm2 0.53-mW/Gb/s 32-Gb/s Hybrid Analog Equalizer Under 21-dB Channel Loss in 65-nm CMOS

Balachandran, Arya ; Chen, Yong ; Boon, Chirn Chye

IEEE transactions on very large scale integration (VLSI) systems, 2018-03, Vol.26 (3), p.599-603 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
17
A 0.015-mm ^} Inductorless 32-GHz Clock Generator With Wide Frequency-Tuning Range in 28-nm CMOS Technology
A 0.015-mm ^} Inductorless 32-GHz Clock Generator With Wide Frequency-Tuning Range in 28-nm CMOS Technology
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.015-mm ^} Inductorless 32-GHz Clock Generator With Wide Frequency-Tuning Range in 28-nm CMOS Technology

Jeong, Gyu-Seob ; Kim, Wooseok ; Park, Jaejin ; Kim, Taeik ; Park, Hojin ; Jeong, Deog-Kyoon

IEEE transactions on circuits and systems. II, Express briefs, 2017-06, Vol.64 (6), p.655-659 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
18
A 0.016 mV/mA Cross-Regulation 5-Output SIMO DC-DC Buck Converter Using Output-Voltage-Aware Charge Control Scheme
A 0.016 mV/mA Cross-Regulation 5-Output SIMO DC-DC Buck Converter Using Output-Voltage-Aware Charge Control Scheme
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.016 mV/mA Cross-Regulation 5-Output SIMO DC-DC Buck Converter Using Output-Voltage-Aware Charge Control Scheme

Ngoc-Son Pham ; Taegeun Yoo ; Kim, Tony Tae-Hyoung ; Chan-Gun Lee ; Kwang-Hyun Baek

IEEE transactions on power electronics, 2018-11, Vol.33 (11), p.9619-9630 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
19
A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based Sensor Readout Circuit in a Hybrid PLL- \Delta\Sigma M Structure
A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based Sensor Readout Circuit in a Hybrid PLL- \Delta\Sigma M Structure
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.025-mm2 0.8-V 78.5-dB SNDR VCO-Based Sensor Readout Circuit in a Hybrid PLL- \Delta\Sigma M Structure

Zhao, Wenda ; Li, Shaolan ; Xu, Biying ; Yang, Xiangxing ; Tang, Xiyuan ; Shen, Linxiao ; Lu, Nanshu ; Pan, David Z. ; Sun, Nan

IEEE journal of solid-state circuits, 2020-03, Vol.55 (3), p.666-679 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
20
A 0.027-mm2 Self-Calibrating Successive Approximation ADC Core in 0.18-&#181;m CMOS
A 0.027-mm2 Self-Calibrating Successive Approximation ADC Core in 0.18-&#181;m CMOS
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 0.027-mm2 Self-Calibrating Successive Approximation ADC Core in 0.18-µm CMOS

KURAMOCHI, Yasuhide ; MATSUZAWA, Akira ; KAWABATA, Masayuki

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 2009/02/01, Vol.E92.A(2), pp.360-366 [Periódico revisado por pares]

The Institute of Electronics, Information and Communication Engineers

Texto completo disponível

Citações Citado por
previous page 1 Resultados 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Revistas revisadas por pares (367.982)

Refinar Meus Resultados

Tipo de Recurso 

  1. Artigos  (478.059)
  2. Anais de Congresso  (214.470)
  3. magazinearticle  (89.574)
  4. Book Chapters  (30.410)
  5. Imagens  (26.414)
  6. Resenhas  (21.397)
  7. Newsletter Articles  (21.015)
  8. Artigos de Jornal  (14.220)
  9. Reports  (10.663)
  10. Livros  (8.229)
  11. Dissertações  (7.249)
  12. Verbetes  (3.363)
  13. Conjunto de Dados  (2.974)
  14. Archival Material / Manuscripts  (1.614)
  15. Recursos Textuais  (1.342)
  16. Audio  (674)
  17. Web Resources  (499)
  18. Videos  (400)
  19. Mapas  (185)
  20. Standards  (101)
  21. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de1957  (18.002)
  2. 1957Até1973  (9.655)
  3. 1974Até1990  (38.350)
  4. 1991Até2008  (295.963)
  5. Após 2008  (569.888)
  6. Mais opções open sub menu

Idioma 

  1. Inglês  (881.355)
  2. Japonês  (46.044)
  3. Francês  (29.243)
  4. Espanhol  (10.572)
  5. Português  (4.578)
  6. Italiano  (2.972)
  7. Alemão  (2.840)
  8. Catalão  (1.662)
  9. Chinês  (1.263)
  10. Russo  (963)
  11. Turco  (891)
  12. Polonês  (770)
  13. Latim  (605)
  14. Norueguês  (516)
  15. Holandês  (515)
  16. Sueco  (458)
  17. Croatian  (441)
  18. Árabe  (428)
  19. Tcheco  (405)
  20. Bokmål, Norwegian  (290)
  21. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.