skip to main content
Idioma:
Mostrar Somente
Refinado por: assunto: Exact Sciences And Technology remover Design. Technologies. Operation Analysis. Testing remover assunto: Hardware remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
PBS: proven Boolean simplification
PBS: proven Boolean simplification
Material Type:
Artigo 		Adicionar ao Meu Espaço

PBS: proven Boolean simplification

Aagaard, M. ; Leeser, M.

IEEE transactions on computer-aided design of integrated circuits and systems, 1994-04, Vol.13 (4), p.459-470 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
2
Hybrid Architectures for Efficient and Secure Face Authentication in Embedded Systems
Hybrid Architectures for Efficient and Secure Face Authentication in Embedded Systems
Material Type:
Artigo 		Adicionar ao Meu Espaço

Hybrid Architectures for Efficient and Secure Face Authentication in Embedded Systems

Aaraj, N. ; Ravi, S. ; Raghunathan, A. ; Jha, N.K.

IEEE transactions on very large scale integration (VLSI) systems, 2007-03, Vol.15 (3), p.296-308 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

Citações Citado por
3
Built-in time measurement circuits - : a comparative design study
Built-in time measurement circuits - : a comparative design study
Material Type:
Artigo 		Adicionar ao Meu Espaço

Built-in time measurement circuits - : a comparative design study

ABAS, M. A ; RUSSELL, G ; KINNIMENT, D. J

IET computers & digital techniques, 2007-03, Vol.1 (2), p.87-97 [Periódico revisado por pares]

Stevenage: Institution of Engineering and Technology

Texto completo disponível

Citações Citado por
4
Adaptive hierarchical scheduling policy for enterprise grid computing systems
Adaptive hierarchical scheduling policy for enterprise grid computing systems
Material Type:
Artigo 		Adicionar ao Meu Espaço

Adaptive hierarchical scheduling policy for enterprise grid computing systems

Abawajy, J.H.

Journal of network and computer applications, 2009-05, Vol.32 (3), p.770-779 [Periódico revisado por pares]

Kidlington: Elsevier Ltd

Texto completo disponível

Citações Citado por
5
AMBA bus hardware accelerator IP for Viola–Jones face detection
AMBA bus hardware accelerator IP for Viola–Jones face detection
Material Type:
Artigo 		Adicionar ao Meu Espaço

AMBA bus hardware accelerator IP for Viola–Jones face detection

Acasandrei, Laurentiu ; Barriga, Angel

IET computers & digital techniques, 2013-09, Vol.7 (5), p.200-209 [Periódico revisado por pares]

Stevenage: The Institution of Engineering and Technology

Texto completo disponível

Citações Citado por
6
SODS: a new CMOS differential-type structure
SODS: a new CMOS differential-type structure
Material Type:
Artigo 		Adicionar ao Meu Espaço

SODS: a new CMOS differential-type structure

Acosta, A.J. ; Valencia, M. ; Barriga, A. ; Bellido, M.J. ; Huertas, J.L.

IEEE journal of solid-state circuits, 1995-07, Vol.30 (7), p.835-838, Article 835 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
7
Fast and accurate parasitic capacitance models for layout-aware synthesis of analog circuits
Fast and accurate parasitic capacitance models for layout-aware synthesis of analog circuits
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Fast and accurate parasitic capacitance models for layout-aware synthesis of analog circuits

AGARWAL, Anuradha ; SAMPATH, Hemanth ; YELAMANCHILI, Veena ; VEMURI, Ranga

Piscataway NJ: Association for Computing Machinery 2004

Texto completo disponível

Citações Citado por
8
Ternary CAM Power and Delay Model: Extensions and Uses
Ternary CAM Power and Delay Model: Extensions and Uses
Material Type:
Artigo 		Adicionar ao Meu Espaço

Ternary CAM Power and Delay Model: Extensions and Uses

Agrawal, B. ; Sherwood, T.

IEEE transactions on very large scale integration (VLSI) systems, 2008-05, Vol.16 (5), p.554-564 [Periódico revisado por pares]

Piscataway, NJ: IEEE

Texto completo disponível

Citações Citado por
9
A hardware logic simulation system
A hardware logic simulation system
Material Type:
Artigo 		Adicionar ao Meu Espaço

A hardware logic simulation system

Agrawal, P. ; Dally, W.J.

IEEE transactions on computer-aided design of integrated circuits and systems, 1990-01, Vol.9 (1), p.19-29 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
10
Low-power compact composite field AES S-Box/Inv S-Box design in 65 nm CMOS using Novel XOR Gate
Low-power compact composite field AES S-Box/Inv S-Box design in 65 nm CMOS using Novel XOR Gate
Material Type:
Artigo 		Adicionar ao Meu Espaço

Low-power compact composite field AES S-Box/Inv S-Box design in 65 nm CMOS using Novel XOR Gate

AHMAD, Nabihah ; REZAUL HASAN, S. M

Integration (Amsterdam), 2013-09, Vol.46 (4), p.333-344 [Periódico revisado por pares]

Amsterdam: Elsevier

Texto completo disponível

Citações Citado por

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Revistas revisadas por pares (550)

Refinar Meus Resultados

Tipo de Recurso 

  1. Artigos  (553)
  2. Anais de Congresso  (264)
  3. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de1992  (20)
  2. 1992Até1996  (61)
  3. 1997Até2001  (76)
  4. 2002Até2007  (401)
  5. Após 2007  (260)
  6. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.