skip to main content
Resultados 1 2 3 4 5 next page
Mostrar Somente
Refinado por: Base de dados/Biblioteca: Science Citation Index Expanded (Web of Science) remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Multiply-and-Fire: An Event-Driven Sparse Neural Network Accelerator
Material Type:
Artigo
Adicionar ao Meu Espaço

Multiply-and-Fire: An Event-Driven Sparse Neural Network Accelerator

Yu, Miao ; Xiang, Tingting ; Miriyala, Venkata Pavan Kumar ; Carlson, Trevor E.

ACM transactions on architecture and code optimization, 2023-12, Vol.20 (4), p.1-26, Article 59 [Periódico revisado por pares]

New York, NY: ACM

Texto completo disponível

2
FPGA Accelerator for Real-Time Non-Line-of-Sight Imaging
Material Type:
Artigo
Adicionar ao Meu Espaço

FPGA Accelerator for Real-Time Non-Line-of-Sight Imaging

Liao, Zhengpeng ; Jiang, Deyang ; Liu, Xiaochun ; Velten, Andreas ; Ha, Yajun ; Lou, Xin

IEEE transactions on circuits and systems. I, Regular papers, 2022-02, Vol.69 (2), p.721-734 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

3
TELEPORT: Hardware/software alternative to CUDA shared memory programming
Material Type:
Artigo
Adicionar ao Meu Espaço

TELEPORT: Hardware/software alternative to CUDA shared memory programming

Lashgar, Ahmad ; Atoofian, Ehsan ; Baniasadi, Amirali

Microprocessors and microsystems, 2018-11, Vol.63, p.169-181 [Periódico revisado por pares]

Kidlington: Elsevier B.V

Texto completo disponível

4
Fault-Tolerant Hardware Acceleration for High-Performance Edge-Computing Nodes
Material Type:
Artigo
Adicionar ao Meu Espaço

Fault-Tolerant Hardware Acceleration for High-Performance Edge-Computing Nodes

Barbirotta, Marcello ; Cheikh, Abdallah ; Mastrandrea, Antonio ; Menichelli, Francesco ; Angioli, Marco ; Jamili, Saeid ; Olivieri, Mauro

Electronics (Basel), 2023-09, Vol.12 (17), p.3574 [Periódico revisado por pares]

Basel: MDPI AG

Texto completo disponível

5
FP-BNN: Binarized neural network on FPGA
Material Type:
Artigo
Adicionar ao Meu Espaço

FP-BNN: Binarized neural network on FPGA

Liang, Shuang ; Yin, Shouyi ; Liu, Leibo ; Luk, Wayne ; Wei, Shaojun

Neurocomputing (Amsterdam), 2018-01, Vol.275, p.1072-1086 [Periódico revisado por pares]

Elsevier B.V

Texto completo disponível

6
Computer vision algorithms and hardware implementations: A survey
Material Type:
Artigo
Adicionar ao Meu Espaço

Computer vision algorithms and hardware implementations: A survey

Feng, Xin ; Jiang, Youni ; Yang, Xuejiao ; Du, Ming ; Li, Xin

Integration (Amsterdam), 2019-11, Vol.69, p.309-320 [Periódico revisado por pares]

Amsterdam: Elsevier B.V

Texto completo disponível

7
Machine Learning With Neuromorphic Photonics
Material Type:
Artigo
Adicionar ao Meu Espaço

Machine Learning With Neuromorphic Photonics

de Lima, Thomas Ferreira ; Peng, Hsuan-Tung ; Tait, Alexander N. ; Nahmias, Mitchell A. ; Miller, Heidi B. ; Shastri, Bhavin J. ; Prucnal, Paul R.

Journal of lightwave technology, 2019-03, Vol.37 (5), p.1515-1534 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

8
DNN+NeuroSim V2.0: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators for On-Chip Training
Material Type:
Artigo
Adicionar ao Meu Espaço

DNN+NeuroSim V2.0: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators for On-Chip Training

Peng, Xiaochen ; Huang, Shanshi ; Jiang, Hongwu ; Lu, Anni ; Yu, Shimeng

IEEE transactions on computer-aided design of integrated circuits and systems, 2021-11, Vol.40 (11), p.2306-2319 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

9
DLAU: A Scalable Deep Learning Accelerator Unit on FPGA
Material Type:
Artigo
Adicionar ao Meu Espaço

DLAU: A Scalable Deep Learning Accelerator Unit on FPGA

Wang, Chao ; Gong, Lei ; Yu, Qi ; Li, Xi ; Xie, Yuan ; Zhou, Xuehai

IEEE transactions on computer-aided design of integrated circuits and systems, 2017-03, Vol.36 (3), p.513-517 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

10
XNOR Neural Engine: A Hardware Accelerator IP for 21.6-fJ/op Binary Neural Network Inference
Material Type:
Artigo
Adicionar ao Meu Espaço

XNOR Neural Engine: A Hardware Accelerator IP for 21.6-fJ/op Binary Neural Network Inference

Conti, Francesco ; Schiavone, Pasquale Davide ; Benini, Luca

IEEE transactions on computer-aided design of integrated circuits and systems, 2018-11, Vol.37 (11), p.2940-2951 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Resultados 1 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Revistas revisadas por pares (1.976)

Refinar Meus Resultados

Tipo de Recurso 

  1. Artigos  (2.017)
  2. magazinearticle  (55)
  3. Anais de Congresso  (4)
  4. Book Chapters  (4)
  5. Resenhas  (2)
  6. Mais opções open sub menu

Data de Publicação 

De até
  1. Antes de1979  (47)
  2. 1979Até1990  (126)
  3. 1991Até2001  (116)
  4. 2002Até2013  (324)
  5. Após 2013  (1.472)
  6. Mais opções open sub menu

Idioma 

  1. Japonês  (144)
  2. Norueguês  (1)
  3. Mais opções open sub menu

Buscando em bases de dados remotas. Favor aguardar.