skip to main content
Idioma:
Refinado por: Nome da Publicação: Ieee Transactions On Computer-Aided Design Of Integrated Circuits And Systems remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Accurate Prediction of Random Telegraph Noise Effects in SRAMs and DRAMs
Accurate Prediction of Random Telegraph Noise Effects in SRAMs and DRAMs
Material Type:
Artigo 		Adicionar ao Meu Espaço

Accurate Prediction of Random Telegraph Noise Effects in SRAMs and DRAMs

Aadithya, K. V. ; Demir, A. ; Venugopalan, S. ; Roychowdhury, J.

IEEE transactions on computer-aided design of integrated circuits and systems, 2013-01, Vol.32 (1), p.73-86 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
2
PBS: proven Boolean simplification
PBS: proven Boolean simplification
Material Type:
Artigo 		Adicionar ao Meu Espaço

PBS: proven Boolean simplification

Aagaard, M. ; Leeser, M.

IEEE transactions on computer-aided design of integrated circuits and systems, 1994-04, Vol.13 (4), p.459-470 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
3
Three-dimensional place and route for FPGAs
Three-dimensional place and route for FPGAs
Material Type:
Artigo 		Adicionar ao Meu Espaço

Three-dimensional place and route for FPGAs

Ababei, C. ; Mogal, H. ; Bazargan, K.

IEEE transactions on computer-aided design of integrated circuits and systems, 2006-06, Vol.25 (6), p.1132-1140 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
4
Logic design verification via test generation
Logic design verification via test generation
Material Type:
Artigo 		Adicionar ao Meu Espaço

Logic design verification via test generation

Abadir, M.S. ; Ferguson, J. ; Kirkland, T.E.

IEEE transactions on computer-aided design of integrated circuits and systems, 1988-01, Vol.7 (1), p.138-148 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
5
Parameterized Non-Gaussian Variational Gate Timing Analysis
Parameterized Non-Gaussian Variational Gate Timing Analysis
Material Type:
Artigo 		Adicionar ao Meu Espaço

Parameterized Non-Gaussian Variational Gate Timing Analysis

Abbaspour, S.. ; Fatemi, H.. ; Pedram, M..

IEEE transactions on computer-aided design of integrated circuits and systems, 2007-08, Vol.26 (8), p.1495-1508 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
6
The ellipsoidal technique for design centering and region approximation
The ellipsoidal technique for design centering and region approximation
Material Type:
Artigo 		Adicionar ao Meu Espaço

The ellipsoidal technique for design centering and region approximation

Abdel-Malek, H.L. ; Hassan, A.-K.S.O.

IEEE transactions on computer-aided design of integrated circuits and systems, 1991-08, Vol.10 (8), p.1006-1014 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
7
A boundary gradient search technique and its applications in design centering
A boundary gradient search technique and its applications in design centering
Material Type:
Artigo 		Adicionar ao Meu Espaço

A boundary gradient search technique and its applications in design centering

Abdel-Malek, H.L. ; Hassan, A.-K.S.O. ; Heaba, M.H.

IEEE transactions on computer-aided design of integrated circuits and systems, 1999-11, Vol.18 (11), p.1654-1660 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
8
BLAST: Belling the Black-Hat High-level Synthesis Tool
BLAST: Belling the Black-Hat High-level Synthesis Tool
Material Type:
Artigo 		Adicionar ao Meu Espaço

BLAST: Belling the Black-Hat High-level Synthesis Tool

Abderehman, Mohammed ; Gupta, Rupak ; Reddy, Theegala Rakesh ; Karfa, Chandan

IEEE transactions on computer-aided design of integrated circuits and systems, 2022-11, Vol.41 (11), p.1-1 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
9
FastSim: A Fast Simulation Framework for High-Level Synthesis
FastSim: A Fast Simulation Framework for High-Level Synthesis
Material Type:
Artigo 		Adicionar ao Meu Espaço

FastSim: A Fast Simulation Framework for High-Level Synthesis

Abderehman, Mohammed ; Patidar, Jayprakash ; Oza, Jay ; Nigam, Yom ; Khader, TM Abdul ; Karfa, Chandan

IEEE transactions on computer-aided design of integrated circuits and systems, 2022-05, Vol.41 (5), p.1371-1385 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
10
Worst case tolerance analysis and CLP-based multifrequency test generation for analog circuits
Worst case tolerance analysis and CLP-based multifrequency test generation for analog circuits
Material Type:
Artigo 		Adicionar ao Meu Espaço

Worst case tolerance analysis and CLP-based multifrequency test generation for analog circuits

Abderrahman, A. ; Cerny, E. ; Kaminska, B.

IEEE transactions on computer-aided design of integrated circuits and systems, 1999-03, Vol.18 (3), p.332-345 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Data de Publicação 

De até
Refinar
  1. Antes de1990  (501)
  2. 1990Até1997  (1.111)
  3. 1998Até2005  (1.103)
  4. 2006Até2014  (1.612)
  5. Após 2014  (2.484)
  6. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.