skip to main content
Primo Search
Search in: Busca Geral

Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos.

Kofuji, Jussara Marândola

Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola Politécnica 2011-12-01

Acesso online. A biblioteca também possui exemplares impressos.

  • Título:
    Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos.
  • Autor: Kofuji, Jussara Marândola
  • Orientador: Zuffo, Marcelo Knörich
  • Assuntos: Concepção De Processador; Descrição De Hardware; Padrões De Acesso À Memória; Protocolo De Coerência De Cache; Cache Coherent Protocol; Chip Design; Hardware Description; Memory Access Patterns
  • Notas: Tese (Doutorado)
  • Notas Locais: Sistemas Eletrônicos
  • Descrição: A tese apresenta um método de arquitetura de coerência de cache especializado por sistemas embarcados. Um das contribuições principais deste método é apresentar uma proposição de arquitetura CMP de memória compartilhada orientada a padrões de acesso a memória e de um protocolo de coerência híbrido. A contribuição principal é a especificação do novo componente de hardware, chamado tabela de padrões, o qual é validado por representação formal e pela implementação da estrutura da tabela de padrões. A partir desta tabela foi desenvolvido um modelo de transação de mensagens do protocolo híbrido que diferencia as mensagens em clássicas e especulativas. A contribuição final apresenta um modelo analítico do custo efetivo de desempenho do protocolo híbrido.
  • DOI: 10.11606/T.3.2011.tde-03042012-082623
  • Editor: Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola Politécnica
  • Data de criação/publicação: 2011-12-01
  • Formato: Adobe PDF
  • Idioma: Português

Buscando em bases de dados remotas. Favor aguardar.