skip to main content
Visitante
Meu Espaço
Minha Conta
Sair
Identificação
This feature requires javascript
Tags
Revistas Eletrônicas (eJournals)
Livros Eletrônicos (eBooks)
Bases de Dados
Bibliotecas USP
Ajuda
Ajuda
Idioma:
Inglês
Espanhol
Português
This feature required javascript
This feature requires javascript
Primo Search
Busca Geral
Busca Geral
Acervo Físico
Acervo Físico
Produção Intelectual da USP
Produção USP
Search For:
Clear Search Box
Search in:
Busca Geral
Or hit Enter to replace search target
Or select another collection:
Search in:
Busca Geral
Busca Avançada
Busca por Índices
This feature requires javascript
This feature requires javascript
Considerations for Ultimate CMOS Scaling
Kuhn, K. J.
IEEE transactions on electron devices, 2012-07, Vol.59 (7), p.1813-1828
[Periódico revisado por pares]
New York, NY: IEEE
Texto completo disponível
Citações
Citado por
Exibir Online
Detalhes
Resenhas & Tags
Mais Opções
Nº de Citações
This feature requires javascript
Enviar para
Adicionar ao Meu Espaço
Remover do Meu Espaço
E-mail (máximo 30 registros por vez)
Imprimir
Link permanente
Referência
EasyBib
EndNote
RefWorks
del.icio.us
Exportar RIS
Exportar BibTeX
This feature requires javascript
Título:
Considerations for Ultimate CMOS Scaling
Autor:
Kuhn, K. J.
Assuntos:
Applied sciences
;
Capacitance
;
CMOS integrated circuits
;
Complementary metal-oxide semiconductor (CMOS)
;
Cross-disciplinary physics: materials
science
;
rheology
;
Design. Technologies. Operation analysis. Testing
;
Electronics
;
Electrostatics
;
Exact sciences and technology
;
FinFET
;
Integrated circuits
;
Logic gates
;
Materials
;
Materials
science
;
Metals
;
mobility
;
Nanoscale materials and structures: fabrication and characterization
;
nanowire
;
Physics
;
Quantum wires
;
Resistance
;
Semiconductor electronics. Microelectronics. Optoelectronics. Solid
state
devices
;
silicon on insulator (SOI)
;
strain
;
Transistors
É parte de:
IEEE transactions on electron devices, 2012-07, Vol.59 (7), p.1813-1828
Descrição:
This review paper explores considerations for ultimate CMOS transistor scaling. Transistor architectures such as extremely thin silicon-on-insulator and FinFET (and related architectures such as TriGate, Omega-FET, Pi-Gate), as well as nanowire device architectures, are compared and contrasted. Key technology challenges (such as advanced gate stacks, mobility, resistance, and capacitance) shared by all of the architectures will be discussed in relation to recent research results.
Editor:
New York, NY: IEEE
Idioma:
Inglês
Links
View record in Pascal Francis
This feature requires javascript
This feature requires javascript
Voltar para lista de resultados
Anterior
Resultado
4
Avançar
This feature requires javascript
This feature requires javascript
Buscando em bases de dados remotas. Favor aguardar.
Buscando por
em
scope:(USP_VIDEOS),scope:("PRIMO"),scope:(USP_FISICO),scope:(USP_EREVISTAS),scope:(USP),scope:(USP_EBOOKS),scope:(USP_PRODUCAO),primo_central_multiple_fe
Mostrar o que foi encontrado até o momento
This feature requires javascript
This feature requires javascript