skip to main content
Idioma:

Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware

Gois, Marcilyanne Moreira

Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola de Engenharia de São Carlos 2017-03-23

Acesso online. A biblioteca também possui exemplares impressos.

  • Título:
    Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware
  • Autor: Gois, Marcilyanne Moreira
  • Orientador: Bonato, Vanderlei; London Junior, João Bosco Augusto
  • Assuntos: Paralelização; Sistemas De Distribuição; Fpga; Heurística De Pesos; Redução De Perdas; Reconfiguração De Redes; Parallelization; Distribution Systems; Network Reconfiguration; Loss Reduction; Weight Heuristic
  • Notas: Tese (Doutorado)
  • Descrição: A reconfiguração de redes é uma técnica utilizada para alterar topologias de redes por meio da mudança dos estados das chaves normalmente aberta e normalmente fechada. Essa técnica é muito utilizada para tratar problemas relacionados ao excesso de perdas ôhmicas em uma rede elétrica. Tais perdas representam um custo considerável no faturamento das empresas distribuidoras. O problema de redução de perdas via reconfiguração de redes pode ser modelado como um problema de otimização combinatória, em que se deve determinar a combinação de estados de chaves que correspondem a configuração radial da rede com menor nível de perdas. De modo a lidar com esse problema por reconfiguração da redes, diversas técnicas computacionais têm sido propostas. Dentre essas técnicas, estruturas de dados eficientes, como a Representação nó-profundidade (RNP), viabilizam a modelagem radial dos sistemas de distribuição (SDs) e o uso combinado com métodos de otimização possibilitam uma redução do espaço de busca de soluções consequentemente pode-se obter melhores soluções. Para otimizar a capacidade de processamento, este trabalho propõe tratar o problema de redução de perdas em SDs via reconfiguração de redes em aceleradores de hardware utilizando da arquitetura de hardware paralelizada em FPGA baseada na RNP (HP-RNP) proposta em (GOIS, 2011). Assim, um problema combinatório é tratado em aceleradoras de hardware reduzindo significativamente o custo computacional devido ao alto grau de paralelismo no processo de busca por soluções. Nesse sentido, foi proposto neste trabalho a extensão da HP-RNP, a partir de modificações no barramento de comunicação da arquitetura original para o envio e recebimentos dos dados que representam os SDs de forma mais eficiente. Além disso, o problema de redução de perdas por reconfiguração de redes foi mapeado em um problema de floresta geradora mínima com restrição de grau (dc-MSFP), a partir de uma aproximação que faz uso de uma heurística de pesos, em que informações relacionadas com grandezas elétricas e características topológicas da rede são transformadas em pesos. A partir da extensão da HP-RNP e do mapeamento do problema em um dc-MSFP, foi possível obter soluções de qualidade (próximas da ótima) em tempo significativamente reduzido quando comparado às outras abordagens.
  • DOI: 10.11606/T.18.2018.tde-23052018-084132
  • Editor: Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola de Engenharia de São Carlos
  • Data de criação/publicação: 2017-03-23
  • Formato: Adobe PDF
  • Idioma: Português
Links
Voltar para lista de resultados

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.