Síntese de sistemas digitais em VHDL para tecnologias FPGA e ASIC
F A Ferreira José Carlos Pereira; Simpósio de Iniciação Científica da Universidade de São Paulo (6. 1998 São Carlos)
Simpósio de Iniciação Científica da Universidade de São Paulo, 6 São Paulo : USP, 1998São Paulo USP 1998
Item não circula. Consulte sua biblioteca.(Acessar)
Anterior
Página Inicial
RSS
Feed
Políticas
Fale Conosco-
Realização:
Logos de Redes Sociais: 