skip to main content
Idioma:

Arquitetura modular de processador multicore, flexível, segura e tolerante a falhas, para sistemas embarcados ciberfísicos.

Penteado, Cesar Giacomini

Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola Politécnica 2010-12-08

Acceso en línea. La biblioteca tiene también copias físicas.

EPBC - Esc. Politécnica-Bib Central (FT-2906 Ed.rev. ) Disponible
Localización Signatura Descripción Estado Código de barras Tipo de ejemplar Opciones de reserva
EP-Bib. Central FT-2906 On Shelf 31200026131 DOCUMENTO IMPRESSO
Select Request Option:
  • Localización: EP-Bib. Central
  • Signatura: FT-2906
  • Estado: On Shelf
  • Código de barras: 31200026131
  • Tipo de ejemplar: DOCUMENTO IMPRESSO
  • Estado de ejemplar: Não Circula
  • Número de copia: 1
EP-Bib. Central FT-2906 Ed.rev. On Shelf 31200018386 DOCUMENTO IMPRESSO
Select Request Option:
  • Localización: EP-Bib. Central
  • Signatura: FT-2906 Ed.rev.
  • Estado: On Shelf
  • Código de barras: 31200018386
  • Tipo de ejemplar: DOCUMENTO IMPRESSO
  • Estado de ejemplar: Não Circula
  • Número de copia: 2
Volver a la lista de resultados
Ir a la página anteriorAnterior Resultado  10 SiguienteIr a la siguiente página

  • Realización: ABCD-USP USP   Logos de Redes Sociales: Freepik

Buscando en bases de datos remotas, por favor espere