skip to main content
Visitante
Meu Espaço
Minha Conta
Sair
Identificação
This feature requires javascript
Tags
Revistas Eletrônicas (eJournals)
Livros Eletrônicos (eBooks)
Bases de Dados
Bibliotecas USP
Ajuda
Ajuda
Idioma:
Inglês
Espanhol
Português
This feature required javascript
This feature requires javascript
Primo Search
Busca Geral
Busca Geral
Acervo Físico
Acervo Físico
Produção Intelectual da USP
Produção USP
Search For:
Clear Search Box
Search in:
Busca Geral
Or hit Enter to replace search target
Or select another collection:
Search in:
Busca Geral
Busca Avançada
Busca por Índices
This feature requires javascript
This feature requires javascript
A flexible three-level architecture for engine control modules
D'Angelo, Monica Santana ; Giacomini, Renato Camargo ; Saotome, Osamu
2006
Texto completo disponível
Citações
Citado por
Exibir Online
Detalhes
Resenhas & Tags
Mais Opções
Nº de Citações
This feature requires javascript
Enviar para
Adicionar ao Meu Espaço
Remover do Meu Espaço
E-mail (máximo 30 registros por vez)
Imprimir
Link permanente
Referência
EasyBib
EndNote
RefWorks
del.icio.us
Exportar RIS
Exportar BibTeX
This feature requires javascript
Título:
A flexible three-level architecture for engine control modules
Autor:
D'Angelo, Monica Santana
;
Giacomini, Renato Camargo
;
Saotome, Osamu
Notas:
2006-11-21 SAE BRAZIL 184273 Sao Paulo, Brazil
Descrição:
This work presents the architecture solution adopted for the development of a new generation of application-specific engine control modules. The main target of the new technology is a set of small Otto-cycle engines for undergraduate student competitions. The new architecture solution provides high flexibility and very high processing performance for the module. There are three system levels: Calibration Interface, Algorithmic Processing, and Hard-Real-Time Interface. This real-time interface generates the necessary output signals and reads all sensors and system inputs. The processor used at the Algorithmic Processing level is then relieved from this task and the algorithm designer can count with more processing power for the control strategies. The first prototype is implemented with a PC, a fast Digital Signal Processor (DSP) from Analog Devices, and a flexible programmable logic integrated circuit from Xilinx. The data exchange between the three levels is implemented with regular serial interfaces.
Data de criação/publicação:
2006
Idioma:
Inglês
This feature requires javascript
This feature requires javascript
Voltar para lista de resultados
Anterior
Resultado
7
Avançar
This feature requires javascript
This feature requires javascript
Buscando em bases de dados remotas. Favor aguardar.
Buscando por
em
scope:(USP_VIDEOS),scope:("PRIMO"),scope:(USP_FISICO),scope:(USP_EREVISTAS),scope:(USP),scope:(USP_EBOOKS),scope:(USP_PRODUCAO),primo_central_multiple_fe
Mostrar o que foi encontrado até o momento
This feature requires javascript
This feature requires javascript