skip to main content
Idioma:

A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores

Jorge Luiz e Silva Joelmir José Lopes

WSEAS Transactions on Computers Wisconsin : WSEAS v. 5, n. 9, p. 429-444, 2010

Wisconsin 2010

Acceso en línea. La biblioteca tiene también copias físicas.

Autentícate para publicar un comentario

Autentícate para Añadir nuevas etiquetas

Volver a la lista de resultados
Ir a la página anteriorAnterior Resultado  2 SiguienteIr a la siguiente página

  • Realización: ABCD-USP USP   Logos de Redes Sociales: Freepik

Buscando en bases de datos remotas, por favor espere