skip to main content
Idioma:
Resultados 1 2 3 4 5 next page
Refinado por: Nome da Publicação: Ieee Trans. Comput.; remover assunto: Software remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
The NYU Ultracomputer-Designing an MIMD Shared Memory Parallel Computer
The NYU Ultracomputer-Designing an MIMD Shared Memory Parallel Computer
Material Type:
Artigo 		Adicionar ao Meu Espaço

The NYU Ultracomputer-Designing an MIMD Shared Memory Parallel Computer

Gottlieb, A ; Grishman, R ; McAuliffe, K P ; Snir, M ; Kruskal, C P ; Rudolph, L

IEEE transactions on computers, 1983-02, Vol.C-32 (2), p.175-189 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
2
A VLIW architecture for a trace scheduling compiler
A VLIW architecture for a trace scheduling compiler
Material Type:
Artigo 		Adicionar ao Meu Espaço

A VLIW architecture for a trace scheduling compiler

Colwell, R.P. ; Nix, R.P. ; O'Donnell, J.J. ; Papworth, D.B. ; Rodman, P.K.

IEEE transactions on computers, 1988-08, Vol.37 (8), p.967-979 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
3
Approximate analysis of fork/join synchronization in parallel queues
Approximate analysis of fork/join synchronization in parallel queues
Material Type:
Artigo 		Adicionar ao Meu Espaço

Approximate analysis of fork/join synchronization in parallel queues

Nelson, R. ; Tantawi, A.N.

IEEE transactions on computers, 1988-06, Vol.37 (6), p.739-743 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
4
Deadlock-Free Message Routing in Multiprocessor Interconnection Networks
Deadlock-Free Message Routing in Multiprocessor Interconnection Networks
Material Type:
Artigo 		Adicionar ao Meu Espaço

Deadlock-Free Message Routing in Multiprocessor Interconnection Networks

DALLY, W. J ; SEITZ, C. L

IEEE transactions on computers, 1987-05, Vol.C-36 (5), p.547-553 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
5
Machine-independent virtual memory management for paged uniprocessor and multiprocessor architectures
Machine-independent virtual memory management for paged uniprocessor and multiprocessor architectures
Material Type:
Artigo 		Adicionar ao Meu Espaço

Machine-independent virtual memory management for paged uniprocessor and multiprocessor architectures

Rashid, R. ; Tevanian, A. ; Young, M. ; Golub, D. ; Baron, R. ; Black, D. ; Bolosky, W.J. ; Chew, J.

IEEE transactions on computers, 1988-08, Vol.37 (8), p.896-908 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
6
Hypernet: A Communication-Efficient Architecture for Constructing Massively Parallel Computers
Hypernet: A Communication-Efficient Architecture for Constructing Massively Parallel Computers
Material Type:
Artigo 		Adicionar ao Meu Espaço

Hypernet: A Communication-Efficient Architecture for Constructing Massively Parallel Computers

Hwang, Kai ; Ghosh, Joydeep

IEEE transactions on computers, 1987-12, Vol.C-36 (12), p.1450-1466 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
7
Debugging Parallel Programs with Instant Replay
Debugging Parallel Programs with Instant Replay
Material Type:
Artigo 		Adicionar ao Meu Espaço

Debugging Parallel Programs with Instant Replay

Leblanc ; Mellor-Crummey

IEEE transactions on computers, 1987-04, Vol.C-36 (4), p.471-482 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
8
Speedup versus efficiency in parallel systems
Speedup versus efficiency in parallel systems
Material Type:
Artigo 		Adicionar ao Meu Espaço

Speedup versus efficiency in parallel systems

Eager, D.L. ; Zahorjan, J. ; Lazowska, E.D.

IEEE transactions on computers, 1989-03, Vol.38 (3), p.408-423 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
9
The Diogenes Approach to Testable Fault-Tolerant Arrays of Processors
The Diogenes Approach to Testable Fault-Tolerant Arrays of Processors
Material Type:
Artigo 		Adicionar ao Meu Espaço

The Diogenes Approach to Testable Fault-Tolerant Arrays of Processors

ROSENBERG, A. L

IEEE transactions on computers, 1983-10, Vol.C-32 (10), p.902-910 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
10
The Warp Computer: Architecture, Implementation, and Performance
The Warp Computer: Architecture, Implementation, and Performance
Material Type:
Artigo 		Adicionar ao Meu Espaço

The Warp Computer: Architecture, Implementation, and Performance

Annaratone, Marco ; Arnould, Emmanuel ; Gross, Thomas ; Kung, H. T. ; Lam, Monica ; Menzilcioglu, Onat ; Webb, Jon A.

IEEE transactions on computers, 1987-12, Vol.C-36 (12), p.1523-1538 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
Resultados 1 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.