skip to main content
Idioma:
Mostrar Somente
Refinado por: Base de dados/Biblioteca: ACM Digital Library remover Base de dados/Biblioteca: Recercat remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Analysis and simulation of multiplexed single-bus networks with and without buffering
Analysis and simulation of multiplexed single-bus networks with and without buffering
Material Type:
Artigo 		Adicionar ao Meu Espaço

Analysis and simulation of multiplexed single-bus networks with and without buffering

Llabería Griñó, José M. ; Cortés, Mateo Valero ; Lillo, Enrique Herrada ; Mancho, Jesús Labarta

Computer architecture news, 1985-06, Vol.13 (3), p.414-421

Institute of Electrical and Electronics Engineers (IEEE)

Texto completo disponível

Citações Citado por
2
Computing size-independent matrix problems on systolic array processors
Computing size-independent matrix problems on systolic array processors
Material Type:
Artigo 		Adicionar ao Meu Espaço

Computing size-independent matrix problems on systolic array processors

Navarro, J. J. ; Llaberia, J. M. ; Valero, M.

Computer architecture news, 1986-06, Vol.14 (2), p.271-278

Institute of Electrical and Electronics Engineers (IEEE)

Texto completo disponível

Citações Citado por
3
Increasing the number of strides for conflict-free vector access
Increasing the number of strides for conflict-free vector access
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Increasing the number of strides for conflict-free vector access

Valero, Mateo ; Lang, Tomás ; Llabería, José M. ; Peiron, Montse ; Ayguadé, Eduard ; Navarra, Juan J.

Computer architecture news, 1992, Vol.20 (2), p.372-381

Texto completo disponível

Citações Citado por
4
Hypernode reduction modulo scheduling
Hypernode reduction modulo scheduling
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Hypernode reduction modulo scheduling

Llosa, J. ; Valero, M. ; Ayguade, E. ; Gonzalez, A.

Proceedings of the 28th Annual International Symposium on Microarchitecture, 1995, p.350-360

IEEE

Texto completo disponível

Citações Citado por
5
Heuristics for register-constrained software pipelining
Heuristics for register-constrained software pipelining
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Heuristics for register-constrained software pipelining

Llosa, J. ; Valero, M. ; Ayguade, E.

Proceedings of the 29th Annual IEEE/ACM International Symposium on Microarchitecture. MICRO 29, 1996, p.250-261

IEEE

Texto completo disponível

Citações Citado por
6
The design and performance of a conflict-avoiding cache
The design and performance of a conflict-avoiding cache
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

The design and performance of a conflict-avoiding cache

Topham, N. ; Gonzalez, A. ; Gonzalez, J.

Proceedings of 30th Annual International Symposium on Microarchitecture, 1997, p.71-80

IEEE

Texto completo disponível

Citações Citado por
7
Out-of-order vector architectures
Out-of-order vector architectures
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Out-of-order vector architectures

Espasa, R. ; Valero, M. ; Smith, J.E.

Proceedings of 30th Annual International Symposium on Microarchitecture, 1997, p.160-170

IEEE

Texto completo disponível

Citações Citado por
8
Effective usage of vector registers in advanced vector architectures
Effective usage of vector registers in advanced vector architectures
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Effective usage of vector registers in advanced vector architectures

Villa, L. ; Espasa, R. ; Valero, M.

Proceedings 1997 International Conference on Parallel Architectures and Compilation Techniques, 1997, p.250-260

IEEE

Texto completo disponível

Citações Citado por
9
Static locality analysis for cache management
Static locality analysis for cache management
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Static locality analysis for cache management

Sanchez, F.J. ; Gonzalez, A. ; Velero, M.

Proceedings 1997 International Conference on Parallel Architectures and Compilation Techniques, 1997, p.261-271

IEEE

Texto completo disponível

Citações Citado por
10
Fast, accurate and flexible data locality analysis
Fast, accurate and flexible data locality analysis
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Fast, accurate and flexible data locality analysis

Sanchez, J. ; Gonzalez, A.

Proceedings. 1998 International Conference on Parallel Architectures and Compilation Techniques (Cat. No.98EX192), 1998, p.124-129

IEEE

Texto completo disponível

Citações Citado por

Personalize Seus Resultados

  1. Editar

Refine Search Results

Mostrar Somente

  1. Revistas revisadas por pares (15)

Refinar Meus Resultados

Tipo de Recurso 

  1. Anais de Congresso  (142)
  2. Artigos  (18)
  3. Recursos Textuais  (16)
  4. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de1996  (5)
  2. 1996Até2000  (15)
  3. 2001Até2005  (24)
  4. 2006Até2011  (40)
  5. Após 2011  (96)
  6. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.