skip to main content
Idioma:
Refinado por: Nome da Publicação: Ieee Transactions On Very Large Scale Integration remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Reducing SRAM Power Using Fine-Grained Wordline Pulsewidth Control
Reducing SRAM Power Using Fine-Grained Wordline Pulsewidth Control
Material Type:
Artigo 		Adicionar ao Meu Espaço

Reducing SRAM Power Using Fine-Grained Wordline Pulsewidth Control

Abu-Rahma, M.H. ; Anis, M. ; Sei Seung Yoon

IEEE transactions on very large scale integration (VLSI) systems, 2010-03, Vol.18 (3), p.356-364 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
2
A COTS-Based Novel 3-D DRAM Memory Cube Architecture for Space Applications
A COTS-Based Novel 3-D DRAM Memory Cube Architecture for Space Applications
Material Type:
Artigo 		Adicionar ao Meu Espaço

A COTS-Based Novel 3-D DRAM Memory Cube Architecture for Space Applications

Agnesina, Anthony ; Yamaguchi, James ; Krutzik, Christian ; Carson, John ; Yang-Scharlotta, Jean ; Lim, Sung Kyu

IEEE transactions on very large scale integration (VLSI) systems, 2020-09, Vol.28 (9), p.2055-2068 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
3
Cross-Layer Approximate Hardware Synthesis for Runtime Configurable Accuracy
Cross-Layer Approximate Hardware Synthesis for Runtime Configurable Accuracy
Material Type:
Artigo 		Adicionar ao Meu Espaço

Cross-Layer Approximate Hardware Synthesis for Runtime Configurable Accuracy

Alan, Tanfer ; Gerstlauer, Andreas ; Henkel, Jorg

IEEE transactions on very large scale integration (VLSI) systems, 2021-06, Vol.29 (6), p.1231-1243 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
4
Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part I-Methodology and Design Strategies
Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part I-Methodology and Design Strategies
Material Type:
Artigo 		Adicionar ao Meu Espaço

Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part I-Methodology and Design Strategies

Alioto, M ; Consoli, E ; Palumbo, G

IEEE transactions on very large scale integration (VLSI) systems, 2011-05, Vol.19 (5), p.725-736 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
5
Energy-Efficient VLSI Realization of Binary64 Division With Redundant Number Systems
Energy-Efficient VLSI Realization of Binary64 Division With Redundant Number Systems
Material Type:
Artigo 		Adicionar ao Meu Espaço

Energy-Efficient VLSI Realization of Binary64 Division With Redundant Number Systems

Amanollahi, Saba ; Jaberipur, Ghassem

IEEE transactions on very large scale integration (VLSI) systems, 2017-03, Vol.25 (3), p.954-961 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
6
EGRA: A Coarse Grained Reconfigurable Architectural Template
EGRA: A Coarse Grained Reconfigurable Architectural Template
Material Type:
Artigo 		Adicionar ao Meu Espaço

EGRA: A Coarse Grained Reconfigurable Architectural Template

Ansaloni, Giovanni ; Bonzini, Paolo ; Pozzi, Laura

IEEE transactions on very large scale integration (VLSI) systems, 2011-06, Vol.19 (6), p.1062-1074 [Periódico revisado por pares]

New York, NY: IEEE

Texto completo disponível

Citações Citado por
7
Behavioral simulation for analog system design verification
Behavioral simulation for analog system design verification
Material Type:
Artigo 		Adicionar ao Meu Espaço

Behavioral simulation for analog system design verification

Antao, B.A.A. ; Brodersen, A.J.

IEEE transactions on very large scale integration (VLSI) systems, 1995-09, Vol.3 (3), p.417-429 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
8
ARCHGEN: Automated synthesis of analog systems
ARCHGEN: Automated synthesis of analog systems
Material Type:
Artigo 		Adicionar ao Meu Espaço

ARCHGEN: Automated synthesis of analog systems

Antao, B.A.A. ; Brodersen, A.J.

IEEE transactions on very large scale integration (VLSI) systems, 1995-06, Vol.3 (2), p.231-244 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
9
An Algorithmic-Based Fault Detection Technique for the 1-D Discrete Cosine Transform
An Algorithmic-Based Fault Detection Technique for the 1-D Discrete Cosine Transform
Material Type:
Artigo 		Adicionar ao Meu Espaço

An Algorithmic-Based Fault Detection Technique for the 1-D Discrete Cosine Transform

Aranda, Luis Alberto ; Sanchez-Macian, Alfonso ; Maestro, Juan Antonio

IEEE transactions on very large scale integration (VLSI) systems, 2020-05, Vol.28 (5), p.1336-1340 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
10
Enhancing Model Order Reduction for Nonlinear Analog Circuit Simulation
Enhancing Model Order Reduction for Nonlinear Analog Circuit Simulation
Material Type:
Artigo 		Adicionar ao Meu Espaço

Enhancing Model Order Reduction for Nonlinear Analog Circuit Simulation

Aridhi, Henda ; Zaki, Mohamed H. ; Tahar, Sofiene

IEEE transactions on very large scale integration (VLSI) systems, 2016-03, Vol.24 (3), p.1036-1049 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.